Please use this identifier to cite or link to this item: http://repositorio.udec.cl/jspui/handle/11594/5975
Title: Métodos de subespacios lineales en VLSI análogo aplicados al reconocimiento de rostros.
Authors: Figueroa Toro, Miguel, supervisor de grado
Carvajal Barrera, Gonzalo Andrés
Keywords: Reducción de Datos;Procesamiento de Imagen -- Técnicas Digitales;Reconocimiento de Modelos;VLSI (Very Large Scale Integration)
Issue Date: 2009
Publisher: Universidad de Concepción, Facultad de Ingeniería, Departamento Ingeniería Eléctrica.
Abstract: La reducción de dimensionalidad es una técnica que permite encontrar representaciones compactas de conjuntos de alta dimensionalidad y redundancia, y es muy utilizada en el procesamiento de imágenes para reducir los elevados requerimientos de cómputo y almacenamiento necesarios en tareas de procesamiento o clasi ficación. Sin embargo, el uso intensivo de operaciones aritméticas requerido por los métodos de reducción de dimensionalidad en general, hace que su implementación en dispositivos programables, e incluso en hardware digital de propósito específico, tenga elevados requerimientos de tamaño y consumo de energía, resultando inadecuados para su uso en dispositivos portátiles. Los circuitos en VLSI análogo reducen considerablemente los requerimientos de tamaño y consumo en comparación a cualquier alternativa digital, sin embargo, su resolución y desempeño se encuentra fuertemente limitada por factores como desajuste de parámetros, offsets, no linealidad y fugas de carga, los que son consecuencia de las limitantes físicas de los dispositivos con que se fabrican y suelen tener un desempeño poco aceptable en aplicaciones prácticas. En este trabajo presentamos la evaluación de un sistema de señal mixta para el reconocimiento de imágenes de rostros. El sistema consiste en una etapa de reducción de dimensionalidad por medio de Análisis de Componentes Principales (PCA) y Análisis de Discriminante Lineal (LDA), y una posterior etapa de clasi ficación en el espacio reducido por medio de distancia mínima de Manhattan y redes de funciones de base radial. Para la etapa de reducción se presentan y analizan un conjunto de estructuras en VLSI análogo implementadas a partir de arreglos de combinadores adaptivos lineales basados en aprendizaje por correlación que presentan una alta robustez a las distorsiones en las operaciones aritméticas por medio de sencillas técnicas de calibración. Adicionalmente, se de nen las primitivas para la etapa de clasifi cación y se evalúan los efectos de los desajustes en el desempeño nal del sistema. Los resultados obtenidos permiten a rmar que los circuitos VLSI análogo son una alternativa viable para la implementación de sistemas de alto desempeño con mínimo consumo de energía y tamaño, resultando adecuados para aplicaciones altamente portátiles.
Description: Tesis para optar al grado de Magíster en Ciencias de la Ingeniería con mención en Ingeniería Eléctrica.
URI: http://repositorio.udec.cl/jspui/handle/11594/5975
metadata.dc.source.uri: https://go.openathens.net/redirector/udec.cl?url=http://tesisencap.udec.cl/concepcion/carvajal_b_g/index.html
Appears in Collections:Ingeniería Eléctrica - Tesis Magister

Files in This Item:
File Description SizeFormat 
Resumen.pdf111,52 kBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.