Buscar por Autor Figueroa Toro, Miguel Ernesto; supervisor de grado
Mostrando resultados 1 a 11 de 11
Vista previa | Fecha de publicación | Título | Autor(es) |
![TESIS ACELERACION HARDWARE PARA INFERENCIA EN REDES .Image.Marked.pdf.jpg](/jspui/retrieve/1c79e402-f1f2-4676-b1fd-d1a221058622/TESIS%20ACELERACION%20HARDWARE%20PARA%20INFERENCIA%20EN%20REDES%20.Image.Marked.pdf.jpg) | 2021 | Aceleración hardware para inferencia en redes neuronales convolucionales. | Pérez Cerdeira, Ignacio Jesús |
![resumen.pdf.jpg](/jspui/retrieve/798b90ac-96f2-4c94-9bdc-b0cf1e001cd4/resumen.pdf.jpg) | 2018 | Acelerador hardware para búsqueda de motivos emergentes en streams de secuencias de ADN. | Saavedra Moncada, Antonio Sebastián |
![Tesis_Correccion_de_no_uniformidad.pdf.jpg](/jspui/retrieve/85b00110-cf4c-4c3e-853a-998a5da2aacb/Tesis_Correccion_de_no_uniformidad.pdf.jpg) | 2016 | Corrección de no uniformidad, super resolución y estabilización de escena en imágenes microscópicas infrarrojas | Valenzuela Fuentealba, Wladimir Elías |
![Resumen.pdf.jpg](/jspui/retrieve/8441dc03-b548-493d-8237-0b70de87103c/Resumen.pdf.jpg) | 2009 | Estudio sobre análisis de componentes independientes y su implementación en VLSI. | Valenzuela Pinilla, Waldo Enrique |
![Implementación en una FPGA.pdf.jpg](/jspui/retrieve/9b9fbdc4-13ec-461c-a7a9-d45374ab0e22/Implementaci%c3%b3n%20en%20una%20FPGA.pdf.jpg) | 2008 | Implementación en una FPGA de un separador de señales basado en el análisis de componentes independientes. | Escalona Martínez, Ricardo Felipe |
![Tesis Wladimir Valenzuela.Image.Marked.pdf.jpg](/jspui/retrieve/4865ab9e-5dbd-485a-af74-5e3f3867e324/Tesis%20Wladimir%20Valenzuela.Image.Marked.pdf.jpg) | 2022 | Intelligent image sensor for heterogeneous smart camera architectures. | Valenzuela Fuentealba, Wladimir Elías |
![Resumen.pdf.jpg](/jspui/retrieve/3f03e430-cfff-4b1d-b875-931d0998f492/Resumen.pdf.jpg) | 2009 | Métodos de subespacios lineales en VLSI análogo aplicados al reconocimiento de rostros. | Carvajal Barrera, Gonzalo Andrés |
![Tesis_Modelo_y_plataforma_de_computo.pdf.jpg](/jspui/retrieve/4426cc9a-bfb7-4c9f-90f5-9130b01463e6/Tesis_Modelo_y_plataforma_de_computo.pdf.jpg) | 2016 | Modelo y plataforma de cómputo heterogéneo para video infrarrojo | Araneda Méndez, Luis Alejandro |
![Tesis carvajal_barrera_gonzalo.pdf.jpg](/jspui/retrieve/11f1d073-9e47-4c6b-ad10-211646183d42/Tesis%20carvajal_barrera_gonzalo.pdf.jpg) | 2013 | Network devices for hard real-time communication on switched ethernet. | Carvajal Barrera, Gonzalo Andrés |
![Tesis_Registro_multimodal_de_imagenes_VIS.Image.Marked.pdf.jpg](/jspui/retrieve/f7363f70-b19b-4126-acba-79406e9e64a3/Tesis_Registro_multimodal_de_imagenes_VIS.Image.Marked.pdf.jpg) | 2018 | Registro multimodal de imágenes VIS, SWIR y LWIR en hardware dedicado | Cárdenas Drews, Javier Alfredo |
![Tesis_Sintesis_de_Alto_Nivel.pdf.jpg](/jspui/retrieve/320e1dfb-c513-4816-bb5d-6043ba16b8d3/Tesis_Sintesis_de_Alto_Nivel.pdf.jpg) | 2020 | Síntesis de alto nivel de arquitecturas para procesamiento de video. | Verdugo Rubilar, Pablo Alfredo. |