Por favor, use este identificador para citar o enlazar este ítem:
http://repositorio.udec.cl/jspui/handle/11594/887
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.advisor | Figueroa Toro, Miguel Ernesto; profesor guía | es |
dc.contributor.author | Valenzuela Fica, Ronald Alfonso | es |
dc.date.accessioned | 2014-03-26T13:27:15Z | - |
dc.date.accessioned | 2019-12-13T16:40:57Z | - |
dc.date.available | 2014-03-26T13:27:15Z | - |
dc.date.available | 2019-12-13T16:40:57Z | - |
dc.date.issued | 2010 | - |
dc.identifier.other | 187870 | - |
dc.identifier.uri | http://repositorio.udec.cl/jspui/handle/11594/887 | - |
dc.description | Memoria de título (Ingeniero Civil Electrónico) | es |
dc.description | 2010 | es |
dc.description.abstract | La clasificación a través del análisis de datos es frecuentemente utilizada para la inferencia de modelos. Sin embargo, los algoritmos de agrupación jerárquica acumulativa son poco utilizados debido a su gran costo computacional. Estos tienen la ventaja de agregar menor distorsión a los resultados, pues no requieren información que restrinja la cantidad o la forma en que se establecen los grupos. Un algoritmo de agrupación jerárquica en particular es hoy utilizado en la inferencia de modelos de tractos neuronales. Grandes cantidades de datos son procesados y el algoritmo se aplica en numerosas ocasiones, esto lo transforma en un factor limitante para la investigación de los modelos. En este trabajo se desarrolla una implementación paralela del algoritmo utilizado en la investigación señalada. Para esto se utiliza CUDA, una plataforma diseñada para utilizar un procesador gráfico en el cómputo algoritmos de propósito general. Los resultados que se han conseguido muestran aceleraciones de hasta 50 veces por sobre la implementación original. Se programó en C una versión secuencial del algoritmo, ésta que consigue acelerar más de 4 veces al algoritmo inicial. La implementación paralela, desarrollada en CUDA, consigue un tiempo de ejecución 13 veces mayor que la versión secuencial. | es |
dc.language.iso | spa | es |
dc.publisher | Universidad de Concepción. | es |
dc.rights | Creative Commoms CC BY NC ND 4.0 internacional (Atribución-NoComercial-SinDerivadas 4.0 Internacional) | - |
dc.rights.uri | https://creativecommons.org/licenses/by-nc-nd/4.0/deed.es | - |
dc.subject | Análisis de Datos | es |
dc.subject | Algoritmos Computacionales | es |
dc.title | Implementación paralela de algoritmos de agrupación jerárquica en GPU | es |
dc.type | Tesis | es |
dc.description.facultad | Departamento de Ingeniería Eléctrica | es |
dc.description.departamento | Departamento de Ingeniería Eléctrica. | es |
Aparece en las colecciones: | Ingeniería Eléctrica - Tesis Pregrado |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
Tesis_Implementacion_Paralela_de_Algoritmo_de_Agrupacon.Image.Marked.pdf | 3,73 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons