Desarrollo e implementación del inversor Packet U-Cell de 7 niveles

Abstract

En este trabajo, se realiza el análisis y estudio de la topología de inversor multinivel Packet-U Cell de 7 niveles. Esta topología, es relativamente nueva en comparación a las topologías de inversores multinivel clásicas ya conocidas y estudiadas como NPC, FC y CHB. La topología PUC se compone de celdas en U empaquetadas, en donde cada celda consiste en dos switches de potencia y un bus DC que puede ser una fuente DC o un condensador que debe permanecer a un voltaje fijo. Además, al ser un inversor multinivel, ofrece una mejor calidad en la conversión de la energía, otra característica importante es que se compone de una cantidad pequeña de elementos en comparación a otros inversores, lo que se traduce en un menor costo de fabricación. En este trabajo se realiza un análisis general enfocado en la estructura y componentes de las distintas topologías de inversor multinivel más conocidas, para así poder hacer un contraste con la topología PUC. Además, se estudia el tipo de modulación PWM más conveniente para poder operar con el inversor PUC. También se analiza y desarrolla una estrategia de control la que tiene como propósito principal el balanceo de voltaje del condensador que actúa como bus DC en el inversor PUC. Además, se realizan las respectivas pruebas mediante la implementación del inversor PUC de 7 niveles en simulación y en laboratorio. Finalmente, tras el análisis e implementación de la topología estudiada, se obtienen diversos resultados a través de gráficas, que demuestran tanto el correcto funcionamiento de este convertidor, así como la generación de una forma de onda de voltaje de 7 niveles en la salida del inversor Packet-U Cell de 7 niveles a diferencia de un convertidor convencional que solo genera formas de ondas de 2 niveles.