Emulador de circuitos adaptivos análogos sobre un FPGA
| dc.contributor.advisor | Figueroa Toro, Miguel Ernesto | es |
| dc.contributor.author | Herrera Peña, Daniel Esteban | es |
| dc.date.accessioned | 2014-03-27T11:18:32Z | |
| dc.date.accessioned | 2019-12-13T16:40:48Z | |
| dc.date.accessioned | 2024-05-17T13:49:21Z | |
| dc.date.accessioned | 2024-08-28T18:40:38Z | |
| dc.date.available | 2014-03-27T11:18:32Z | |
| dc.date.available | 2019-12-13T16:40:48Z | |
| dc.date.available | 2024-05-17T13:49:21Z | |
| dc.date.available | 2024-08-28T18:40:38Z | |
| dc.date.issued | 2008 | |
| dc.description | Tesis presentada para optar al título de Ingeniero Civil Eléctrico. | es |
| dc.description.abstract | La implementacion de algoritmos de procesamiento adaptivo de señales y aprendizaje de máquina en VLSI análogo de señal mixta se dificulta por las características no ideales del hardware utilizando para diseñar las unidades funcionales de los algoritmos.Estas características incluyen: no linealidades variación de parámetros,fuga de carga y dependencias con la temperatura en el circuito.Dado que el proceso de diseño e implementación de circuitos VLSI es largo y costoso,es necesario disponer de una heramienta que permita la evaluación y emulación del desempeño del algoritmo implementado antes de pasar a la etapa de fabricación.Simuladores de circuitos como SPICE permiten evaluar algunos de estos factores,pero,debido al bajo novel al que estas herramientas simulan los circuitos,sus tiempos de ejecución son largos y prohíben la evaluación de sistemas de mediana y gran escala. En esta Memoria de Título, se realiza el estudio,evaluación y análisis general de un algoritmo de aprendizaje y procesamiento adaptivo de señales que presentan propiedades atractivas de aprebdizaje y procesamiento en VLSI.se describe la operación y las principales caracteristicas de algunas de las unidades ariméticas y procesamiento utilizadas en VLSI análogo y de señal-mixta. Se estudia una herramienta software existe que simula estos circuitos.Y se desarrolla una herramienta hardware en verilog HDL y matlab, que permite incorporar los efectos de hardware en la emulación de algoritmos, permitiendo la evolución y interacción de sistema de mediana y gran escala, facilitando el estudio de nuevas implementaciones y posibles mejoras en los circuitos para contrarestar los efectos no deseados del hardware | es |
| dc.description.campus | Concepción | es |
| dc.description.departamento | Departamento de Ingeniería Eléctrica | es |
| dc.description.facultad | Facultad de Ingeniería | es |
| dc.identifier.uri | https://repositorio.udec.cl/handle/11594/888 | |
| dc.language.iso | es | es |
| dc.publisher | Universidad de Concepción | es |
| dc.rights | CC BY-NC-ND 4.0 DEED Attribution-NonCommercial-NoDerivs 4.0 International | en |
| dc.rights.uri | https://creativecommons.org/licenses/by-nc-nd/4.0/ | |
| dc.subject | Algoritmos | es |
| dc.subject | Circuitos Electrónicos | es |
| dc.subject | Redes Neuronales (Informática) | es |
| dc.title | Emulador de circuitos adaptivos análogos sobre un FPGA | es |
| dc.type | Tesis | es |